เมื่อพี่จีนใช้เวทย์มนต์ “กระดาษทรายไฮเทค”ประเทศคู่แข่งก็ถึงกับงงงวย???
จริงๆแล้วพี่จีนใช้เทคนิคอะไร ในการเจาะทะลุชิป 7nm ในโทรศัพท์มือถือ Huawei Mate 60 Pro
มุกเก่าๆกับ โปรเซสเซอร์ Kirin 9000S ที่ขับเคลื่อนโดย Huawei Mate 60 Pro ทำให้เกิดความสนใจของสาธารณชนไปที่การผลิตชิปในประเทศกันอีกครั้ง
อย่างไรก็ตาม EUV ได้ทุ่มเทให้กับการผลิตชิปขนาด 7 นาโนเมตรโดยเฉพาะข้อมูลที่อ่านโดยซอฟต์แวร์วัดประสิทธิภาพ รายงานการแยกชิ้นส่วนของบุคคลที่สาม
และเบาะแสอื่น ๆ เผยให้เห็นว่า Kirin 9000S เป็นชิปประมวลผลขนาด 7 นาโนเมตร และมีต้นกำเนิดระบุไว้อย่างชัดเจนว่าก่อกำเนิดในจีนแผ่นดินใหญ่
มีการใช้งานมาตั้งแต่ปี 2562 ภายใต้การควบคุมการส่งออก ต่อมาในปี 2560 บริษัทโรงหล่อชิปของจีนสามารถรับทำได้เฉพาะเครื่องพิมพ์ DUV ที่มีแหล่งกำเนิดแสง 193 นาโนเมตรเท่านั้น และการควบคุมการส่งออกนี้ยังคงเข้มงวดมากขึ้น
เมื่อเร็ว ๆ นี้ ASML ผู้ผลิตเครื่องจักรการพิมพ์หินของชาวดัตช์ที่ยืนยันว่า จะไม่สามารถส่งมอบเครื่องจักรการพิมพ์หิน DUV ให้กับลูกค้าชาวจีนได้ภายในปี 2567
คำถามก็คือ ชิปขนาด 7 นาโนเมตรนี้ผลิตขึ้นมาได้อย่างไร?
มีความเป็นไปได้ 2 ข้อ สำหรับการเกิดขึ้นของกระบวนการ 7 นาโนเมตร Kirin 9000S
ข้อแรก คือเครื่องพิมพ์หิน EUV ในประเทศประสบความสำเร็จในการพัฒนา และอีกอย่าง คือผู้ผลิตชิปใช้ "เวทมนตร์" พิเศษบน DUV เพื่อผลิตชิปกระบวนการ 7 นาโนเมตร ฮาาาาา...
เมื่อพิจารณาจากสถานการณ์วัตถุประสงค์ ความเป็นไปได้ของการเก็งกำไรครั้งหลังนั้นมีค่ากว่าครั้งก่อนมาก ซึ่งสะท้อนให้เห็นใน "ชิปจีน ที่ขาดเครื่องพิมพ์หินเพียงอย่างเดียว"
ซึ่งผมอยากจะกล่าวถึงในบทความนี้ด้วยว่าเขาไม่ได้ขาดแค่เครื่องจักรการพิมพ์หินเท่านั้น แต่ยังรวมถึงอุปกรณ์สนับสนุน การวิจัยขั้นพื้นฐาน และความก้าวหน้าอื่นๆ อีกด้วย
และแม้ว่าเครื่องการพิมพ์หิน EUV จะเสร็จสมบูรณ์และพัฒนาแล้วก็ตาม แต่เครื่องจักรเหล่านั้นก็จะใช้สำหรับการผลิตจำนวนมากในปริมาณมาก ของชิปเชิงพาณิชย์
กระบวนการนี้ไม่สามารถทำให้เสร็จสิ้นได้ภายในหนึ่งหรือสองปีแน่นอน
![[ชตระกูล ศรีสวัสดิ์] เพราะอะไร Huawei Mate60 series ที่ไม่รองรับ 5G แต่ดันเร็วกว่า 5G ซะอีก?
ล่าสุด Huawei low-key ได้เปิดตัวอีก 2 รุ่น ได้แก่ รุ่น Mate60 Pro และรุ่นมาตรฐาน ซึ่งปกปิดข้อมูลต่างๆในอินเทอร์เน็ตทั้งหมดอย่างร](https://t1.blockdit.com/photos/2023/09/6503fc3803b10d765c0ff7de_800x0xcover_4ooFuorC.jpg)
ดังนั้นในบทความนี้ผมจะเน้นที่การอธิบายเครื่องพิมพ์หิน DUV ที่ใช้ในการผลิตชิป 28 นาโนเมตร ว่า...ทำไมจึงสามารถผลิตชิป 7 นาโนเมตรได้
ยังไงซะ ผมแค่มาโม้กันว่าทำไมการตั้งชื่อโหนดกระบวนการ เช่น 7 นาโนเมตร และ 28 นาโนเมตร จึงเป็นเกมคำศัพท์ ที่น่าปวดหัว
เพื่อช่วยให้ทุกคนเข้าใจ ก่อนอื่นเรามาวางประเด็นความรู้ที่เกี่ยวข้องกับการผลิตชิป รวมถึงหลักการพิมพ์หินด้วยแสงและกระบวนการพิมพ์หินด้วยแสงกันก่อนนะครับ
เอาล่ะๆๆๆ....มาทำความเข้าใจกันอีกครั้ง(มุกนี้ผมจะได้เขียนยาวๆ...ฮาาาาา)
ว่าเครื่องพิมพ์หิน DUV (อัลตราไวโอเลต(ลึก)) ขนาด 193 นาโนเมตรถูกนำมาใช้ในการพิมพ์หินซึ่งครอบคลุมโหนดกระบวนการขนาด 28 นาโนเมตรขึ้นไป
สีแดงคือสารต้านทานแสง สีเหลืองคือชั้นโลหะ สีเทาคือแผ่นเวเฟอร์ (สารตั้งต้น) และด้านบนของรูปที่ 3 คือหน้ากากกั้นแสง
การใช้ DUV ขนาด 28 นาโนเมตร เพื่อผลิตชิปกระบวนการขนาด 7 นาโนเมตรฟังดูเป็นงานที่เป็นไปไม่ได้
เนื่องจากการพิมพ์หิน DUV เชิงพาณิชย์ ความยาวคลื่นที่สั้นที่สุดของแหล่งกำเนิดแสง คือ 193 นาโนเมตร ซึ่งแตกต่างจาก 7 นาโนเมตรถึง 28 เท่า และดูเหมือนจะเป็นไปไม่ได้ที่จะทะลุผ่าน
แต่อุตสาหกรรมได้ใช้ DUV เพื่อสร้างชิป 7 นาโนเมตร จริงๆ แล้วมันสามารถบรรลุผลสำเร็จได้อย่างไร
ตามรูปบน หลักการพื้นฐานของการพิมพ์หินด้วยแสง สีแดงคือสารต้านทานแสง สีเหลืองคือชั้นโลหะ สีเทาคือแผ่นเวเฟอร์ (สารตั้งต้น) และด้านบนของรูปที่ 3 คือหน้ากากกั้นแสง
ขั้นแรก ผมจะแนะนำหลักการของเครื่องพิมพ์หินและกระบวนการพิมพ์หินในการผลิตชิปโดยย่อ
หลักการของการพิมพ์หินด้วยแสงค่อนข้างคล้ายกับการฉายภาพยนตร์
เมื่อฉายภาพยนตร์ รูป(แบบ)จะถูกส่งจากฟิล์มไปยังหน้าจอ ในขณะที่การพิมพ์หินด้วยแสงจะส่งรูปแบบจากหน้ากากไปยังพื้นผิวเวเฟอร์ ดังนั้นจึงเกิดการประมวลผลลวดลายบนเวเฟอร์ พื้นผิว รูปแบบและเส้นเฉพาะ
โดยเฉพาะอย่างยิ่ง ขั้นตอนแรกคือการทำหน้ากากที่จำเป็นสำหรับการพิมพ์หินด้วยแสง ซึ่งเทียบเท่ากับแผ่นฟิล์ม ซึ่งจำเป็นต้องแกะสลักเค้าโครงชิปลงบนกระจกพิเศษด้วยโครเมียมเมทัลลิกเพื่อสร้างมาสก์ จากนั้นแสงยูวีจะส่องผ่านมาส์กไปยังแผ่นเวเฟอร์ที่อยู่ด้านล่าง
ลวดลายบนหน้ากาก (ซึ่งก็คือส่วนที่ชุบโครเมียม) จะบังแสงบางส่วน ในขณะที่ช่องที่ไม่มีสิ่งกีดขวางสามารถปล่อยให้แสงลอดผ่านได้
เพื่อให้รูปแบบของวงจรถูกถ่ายโอนไปยังพื้นผิวเวเฟอร์ พื้นผิวของเวเฟอร์ถูกเคลือบไว้ล่วงหน้าด้วยโฟโตรีซิสต์
โฟโตรีซิสต์ที่ถูกแสงจะเกิดปฏิกิริยาทางเคมีและถูกกัดกร่อนและชะล้างออกไปด้วยสารละลายเคมี เผยให้เห็นเวเฟอร์ที่อยู่ด้านล่าง
ซึ่งสามารถกัดกร่อนออกไปได้ด้วยกระบวนการที่ตามมา ดังนั้นจึงสร้างพื้นผิวใหม่บน แผ่นเวเฟอร์ มีการประมวลผลรูปแบบและเส้นที่สอดคล้องกัน
ด้วยวิธีนี้ โครงสร้างชิป เช่น ทรานซิสเตอร์และการเชื่อมต่อระหว่างโลหะสามารถประมวลผลทีละชั้นๆได้
ในการประมวลผลทรานซิสเตอร์จะมีขนาดเล็กลง ความยาวคลื่นของแสงอัลตราไวโอเลตจะต้องสั้นลง เพื่อให้เส้นที่ประมวลผลบนตัวรับแสงละเอียดยิ่งขึ้น
แสงอัลตราไวโอเลตในยุคแรกๆ มีความยาวคลื่น g-line 436 นาโนเมตร ซึ่งสามารถประมวลผลทรานซิสเตอร์ที่มีขนาดกระบวนการ 500 นาโนเมตรหรือมากกว่านั้นได้
เนื่องจากขนาดของทรานซิสเตอร์ยังคงหดตัวอยู่
ความยาวคลื่นของแหล่งกำเนิดแสงอัลตราไวโอเลตบนเครื่องพิมพ์หินจึงถูกย่อให้เหลือเพียงเส้น 405nm g และเส้น 365nm i
เมื่อขนาดกระบวนการของทรานซิสเตอร์ลดลงเหลือน้อยกว่า 250 นาโนเมตร ความยาวคลื่นของแหล่งกำเนิดแสงอัลตราไวโอเลตที่เกี่ยวข้องจะลดลงเหลือ 248 นาโนเมตร และ 193 นาโนเมตร ซึ่งเป็นช่วงของแสงอัลตราไวโอเลตเชิงลึก (DUV)
คราวนี้เรามาที่ “7 นาโนเมตร” กันนะครับ
งานนี้ ผมอยากจะเน้นย้ำให้ทุกคนทราบว่าแนวคิดของโหนดกระบวนการของผู้ผลิตชิป ซึ่งก็คือ 7 นาโนเมตร 14 นาโนเมตร 28 นาโนเมตร เป็นต้น
มันเป็นชื่อหรือข้อกำหนดที่กำหนดโดยโรงงานผลิตเวเฟอร์เพื่อระบุ เทคโนโลยีการประมวลผลชิป อย่างเท่ๆ
ในช่วงกลางถึงปลายปี 2533 โหนดกระบวนการที่กล่าวถึงก็ คือความยาวเกตของทรานซิสเตอร์ขั้นต่ำ (ความกว้างของเส้น) ที่โรงงานชิปสามารถทำได้ ซึ่งเรียกว่าความยาวเกต
แต่โหนดกระบวนการ 7 นาโนเมตรในปัจจุบัน จะไม่เท่ากับ 7 นาโนเมตรจริงๆ ในทางคณิตศาสตร์ และขนาดของทรานซิสเตอร์แต่ละตัวบนชิปประมวลผล 7 นาโนเมตรนั้นใหญ่กว่า 7 นาโนเมตรมาก
ดังนั้น "7 นาโนเมตร" ก็เป็นเพียง "ป้ายกำกับ"เท่านั้น
สาเหตุที่ 7 นาโนเมตรกลายเป็นฉลากนั้นแยกกันไม่ออกจากแบบแผนการตั้งชื่อที่ผู้ผลิตเซมิคอนดักเตอร์กำหนดขึ้นตั้งแต่ช่วงปี 2533 นั่นเอง
ตามกฎของมัวร์และกฎการหดตัวของเดนนาร์ด
ความยาวเกตของแต่ละเจเนอเรชันจะลดลงเหลือ 70% ของรุ่นก่อนหน้า หากความยาวเกตของทรานซิสเตอร์รุ่นก่อนหน้าคือ 1 ไมครอน ความยาวเกตของทรานซิสเตอร์รุ่นถัดไปคือ 0.7 ไมครอน (เพื่อให้พื้นที่ของทรานซิสเตอร์แต่ละตัวลดลงเพียงครึ่งหรือสองเท่าของจำนวนส่วนประกอบ)
และภายในปี 2548 โรงงานผลิตเซมิคอนดักเตอร์ ได้พบว่าความยาวเกตไม่สามารถลดให้เหลือ 70% ต่อรุ่นได้อีกต่อไป
เนื่องจากยิ่งความยาวเกตสั้นลง กระแสไฟฟ้ารั่วก็จะยิ่งมากขึ้น และปัญหาความร้อนสูงเกินไปของชิปก็จะยิ่งรุนแรงมากขึ้นตาม
อย่างไรก็ตาม อุตสาหกรรมต่างๆก็คุ้นเคยกับการคูณด้วย 0.7 สำหรับการอัพเกรดแต่ละครั้ง
ดังนั้น ไม่ว่าความยาวเกตของรุ่นถัดไปจะลดลงเหลือ 70% หรือไม่ ผู้ผลิตเซมิคอนดักเตอร์จะคูณโหนดกระบวนการรุ่นก่อนหน้าโดยตรงด้วย 0.7 เป็นโหนดกระบวนการใหม่
ดังนั้นเราจึงมีชื่อโหนดกระบวนการต่างๆ เช่น 32nm, 22nm, 14nm, 10nm และ 7nm
เนื่องจากโหนดกระบวนการไม่สามารถสะท้อนขนาดทรานซิสเตอร์ได้อย่างแท้จริง อุตสาหกรรมจึงใช้ขนาดใด แทนในการแสดงขนาดของทรานซิสเตอร์ล่ะ
ในความเป็นจริง อุตสาหกรรมจะใช้ process gate pitch (CPP) และ metal pitch (MMP) เพื่อแสดงร่วมกันเป็นสองมิติ (ดังแสดงในรูปด้านบน)
ซึ่งเทียบเท่ากับความยาวและความกว้างของสี่เหลี่ยมจัตุรัส สองผลิตภัณฑ์นี้จะ กำหนดพื้นที่ของทรานซิสเตอร์
ตัวอย่างเช่น Process Gate Pitch (CPP) ขนาด 7 นาโนเมตรของ TSMC เท่ากับ 57 นาโนเมตร และระยะพิตช์โลหะ (MMP) คือ 40 นาโนเมตร
ส่วน Samsung ก็คล้ายๆกัน ตัวเลขทั้งสองนี้เป็น 54 นาโนเมตรและ 36 นาโนเมตร ตามลำดับ ซึ่งทั้งสองค่ามีขนาดใหญ่กว่า 7 นาโนเมตรที่ระบุโดยผู้ผลิตเซมิคอนดักเตอร์มาก
ดังนั้น ความหนาแน่นของทรานซิสเตอร์ที่สอดคล้องกันของผู้ผลิตชิปรายใหญ่ที่โหนดต่างๆ เช่น โหนด 10 นาโนเมตรของ Intel, TSMC และ Samsung ซึ่งมันจะสอดคล้องกับจำนวนทรานซิสเตอร์ต่อตารางมิลลิเมตร
คือ 1.06 ล้าน, 530,000 และ 520,000 ตามลำดับ นั่นเอง(โว้ววววว ฟิสิกส์ง่ายนิดส์เดียว)
ในอดีต Intel เน้นการปฏิบัติมากกว่าและเคยใช้ความยาวช่องสัญญาณ (เล็กกว่าความยาวเกต) เพื่อกำหนดโหนด
และมีบางคนบอกว่าเป็นไปตามกฎของมัวร์ซะมากกว่า ไม่ว่าจะด้วยเหตุผลใดก็ตาม Intel มักจะประสบปัญหาจากการตั้งชื่อเมื่อเปรียบเทียบกับคู่แข่ง ฮาาาาา...
ตัวอย่างเช่น 10 นาโนเมตรของ Intel มีความหนาแน่นของทรานซิสเตอร์สูงกว่า TSMC และ 7 นาโนเมตรของ Samsung (ดังแสดงในภาพด้านบน) อย่างไรก็ตาม จากมุมมองตรรกะทางการตลาด
คนอื่นๆ กำลังพูดถึง 7 นาโนเมตร ในขณะที่ Intel บอกว่ามันคือ 10 นาโนเมตร ซึ่งก็คือ ข้อเสียเปรียบ "ที่ขาดวัฒนธรรม"
ดังนั้น Intel จึงต้องตามหลังคู่แข่งและเปลี่ยนมาใช้วิธีตั้งชื่อโหนดเช่น intel 4 และ intel 3 แทน...
สิ่งที่ ผมอธิบายข้างต้นแค่อยากบอกคุณว่าการตั้งชื่อโหนดเป็นเพียงเกมคำศัพท์ ของระยะห่างระหว่างโลหะขั้นต่ำที่สอดคล้องกับกระบวนการ 7 นาโนเมตรอยู่ที่ประมาณ 36 นาโนเมตร-40 นาโนเมตร
ด้วยความรู้นี้ เราสามารถพูดคุยเกี่ยวกับความสัมพันธ์ระหว่างเครื่องพิมพ์หิน DUV ขนาด 193 นาโนเมตรที่กล่าวถึงก่อนหน้านี้ กับชิปขนาด 7 นาโนเมตรที่จะผลิตได้(แต่จะรู้เรื่องไปกับผมหรือป่าว มันก็อีกเรื่องนึง ฮาาาาา)
กล่าวอีกนัยหนึ่ง การผลิตชิป 7 นาโนเมตรของ DUV จริงๆ แล้วใช้เครื่องพิมพ์หินที่มีแหล่งกำเนิดแสงขนาด 193 นาโนเมตรเพื่อผลิตชิปที่มีระยะพิตช์โลหะ 36 นาโนเมตร-40 นาโนเมตร
ที่มีความแตกต่างประมาณ 5 เท่าระหว่างแหล่งกำเนิดแสง 193 นาโนเมตรและระยะห่างของโลหะ 36 นาโนเมตร เราจะเชื่อมช่องว่างนี้ได้อย่างไร?
ในที่นี่ ผมต้องพูดถึงการยิงวนซ้ำจากเครื่องพิมพ์หินแบบแห้ง DUV ไปจนถึงเครื่องพิมพ์หินแบบจุ่ม DUV ให้อ่านกันต่อ (ถ้ายังไม่มึน ฮาาาา)
แม้ว่าความยาวคลื่นของแหล่งกำเนิดแสงของเครื่องพิมพ์หิน DUV คือ 193 นาโนเมตร และแสงจะหักเหในน้ำและความยาวคลื่นจะสั้นลง ดัชนีการหักเหของแสงอัลตราไวโอเลต 193 นาโนเมตรในน้ำคือ 1.44 และความยาวคลื่นคือ 134 นาโนเมตร ตามหลักการนี้ Lin Benjian ที่เสนอการพิมพ์หินแบบจุ่มในปี 2530 โน้นน่ะครับ
ซึ่งการเพิ่มชั้นของน้ำบริสุทธิ์พิเศษระหว่างพื้นผิวเวเฟอร์และเลนส์เพื่อหักเหแสงอัลตราไวโอเลต ดังนั้นจึงลดความยาวคลื่นลงเหลือ 134 นาโนเมตร
การวิจัยเป็นครั้งแรกที่ตระหนักถึงเครื่องพิมพ์หินแบบจุ่มนี้ ทำให้ในปี 2546 ASML ในเนเธอร์แลนด์ก็ใช้พื้นฐานมาจากสิ่งนี้
จากเครื่องพิมพ์หินแบบแห้ง DUV ไปจนถึงเครื่องพิมพ์หินแบบแช่(น้ำ) DUV จากความยาวคลื่นของแหล่งกำเนิดแสง 193 นาโนเมตรไปจนถึงความยาวคลื่น 134 นาโนเมตรของแสงอัลตราไวโอเลต ครั้งนี้ช่องว่างที่มีระยะห่างของโลหะ 36 นาโนเมตรได้แคบลงอีกครั้งเป็น 4 เท่า
และมาที่ “การพัฒนาระยะสุดท้าย” กับการถ่ายภาพซ้อนเพื่อแก้ปัญหา
แม้การเกิดขึ้นของเครื่องพิมพ์หินแบบแช่ได้ทำให้ช่องว่างกับกระบวนการ "7 นาโนเมตร" ลดลงอีกครั้ง
แต่อุตสาหกรรมยัง ไม่สามารถใช้เครื่องพิมพ์หินนี้โดยตรงในการประมวลผลชิป "7 นาโนเมตร" ที่ใครๆ พูดถึง หากผู้ผลิตชิปต้องการผลิตจริงๆ
และมีข่าวลือว่า Kirin 9000S ขนาด 7 นาโนเมตร การเปิดรับแสงเป็นสองเท่าและการเปิดรับแสงซ้อนนี้...ถือเป็นก้าวสำคัญ
เพื่ออธิบายเทคนิคการถ่ายภาพซ้อน ผมจะใช้ตัวอย่างการถ่ายภาพกันนะครับ สมมติว่าคุณเป็นช่างภาพและอยากถ่ายรูปคิวงานกีฬาสี คิวนี้มีคนอยู่แค่ 20 คน ยืนห่างกัน 2 เมตร มันก็ดูจะเบาบางมาก แต่คุณจะจับภาพเป็นคน 40 คนได้อย่างไร?
คุณมีทางแก้ไข โดยถ่ายรูปแรกก่อน จากนั้นขอให้ทุกคนขยับตัว 1 เมตร และก็ถ่ายรูปอีกครั้ง จากนั้นใช้ซอฟต์แวร์เพื่อรวมรูปภาพทั้งสองเข้าด้วยกัน ง่ายไหมล่ะครับ
เทคนิคการถ่ายภาพซ้อนก็ใช้ในลักษณะเดียวกันได้เช่นกัน
![[The Last karuda] อันตรายต่อกองเรือรัสเซีย แห่งทะเลดำค่อยๆ เพิ่มขึ้น!
โดรนติดขีปนาวุธ เมื่อกองทัพยูเครนใช้กลยุทธ์ใหม่นี่ โจมตีกองเรือทะเลดำของรัสเซียได้สำเร็จ](https://t1.blockdit.com/photos/2023/09/65071326b2bb7c6744c604e4_800x0xcover_AHPbMMtB.jpg)
ใช้มาสก์ชุดหนึ่งเพื่อประมวลผลเส้นที่มีช่วงเวลา 134 นาโนเมตร จากนั้นใช้มาสก์อีกชุดหนึ่งเพื่อย้ายระยะห่างที่กำหนดเพื่อประมวลผลเส้นอีกชุดหนึ่งที่มีช่วงเวลา 134 นาโนเมตร เมื่อทั้งสองรวมกันแล้วจะมีเส้นที่มี ระยะห่าง 67 นาโนเมตร
นี่เป็นอีกก้าวหนึ่งจาก 36 นาโนเมตร ที่เริ่มต้นจาก 22/20 นาโนเมตร อุตสาหกรรมจึงเริ่มนำเทคโนโลยีการรับแสงสองเท่าไปใช้จริง
เพื่อให้ตระหนักถึงเทคโนโลยีการเปิดรับแสงซ้อน อุตสาหกรรมได้พัฒนาวิธี LELE (การพิมพ์หิน-การแกะสลัก-การพิมพ์หิน-การแกะสลัก) ซึ่งต้องใช้การต้านทานแสงสองครั้งและเปิดรับแสงสองครั้ง
การเปิดรับแสงครั้งแรกจะจำลองรูปแบบบนฮาร์ดมาสก์ การเปิดรับแสงครั้งที่สองจะทำซ้ำ รูปแบบความกว้างของเส้นขั้นต่ำบนโฟโตรีซิสต์
อย่างไรก็ตาม เนื่องจากมีการใช้อุปกรณ์แบบ double Exposure ทำให้ต้นทุนการผลิตเพิ่มขึ้นอย่างมากและใช้เวลานานขึ้น
คุณต้องทราบว่าการพิมพ์หินด้วยแสงคิดเป็นประมาณ 50% ของเวลาในการผลิตทั้งหมด การเพิ่มแสงเป็นสองเท่าจะช่วยยืดเวลาการผลิตทั้งหมดได้อย่างมาก
ด้วยเหตุนี้ อุตสาหกรรมจึงได้พัฒนาวิธีการจัดรูปแบบคู่ด้วยตนเอง (SAPD) ที่มีประสิทธิภาพมากขึ้น ซึ่งช่วยลดความจำเป็นในการใช้โฟโตรีซิสต์ 2 ครั้งต่อ 1 ครั้ง โดยใช้เทคโนโลยีการสะสมไอสาร(เคมี) (CVD) เพื่อสะสมซิลิคอนออกไซด์ รอบ ๆ โฟโตรีซิสต์
เทคโนโลยี่นี่นำไปใช้เป็นครั้งแรก ทำให้ตำแหน่งการประมวลผลที่จัดตำแหน่งจึงเกิดขึ้นตามธรรมชาติ (เกิดแบบสุ่ม) เพื่อให้สามารถรับรู้การประมวลผลรูปแบบที่สองได้
ด้วยเทคโนโลยีเหล่านี้ การเปิดรับแสงสองเท่าสามารถประมวลผลระยะห่างของโลหะ 67 นาโนเมตร แต่ยังคงระยะห่างจาก 36 นาโนเมตรได้เป็นสองเท่า
แล้วสุดท้าย เราจะทะลุผ่านช่องว่าง 2x สุดท้ายได้อย่างไร?
มีวิธีที่ง่ายและไม่ซับซ้อน นั่นคือทำการถ่ายภาพซ้อนอีกครั้ง ฮาาาา...
รวมเป็นสี่ภาพ ซึ่งสามารถลดขนาด 67 นาโนเมตรลงครึ่งหนึ่งได้อีกครั้ง และประมวลผลเส้นขั้นต่ำที่ 34 นาโนเมตร ซึ่งตรงกับระยะห่างโลหะ 36 นาโนเมตรที่จำเป็นสำหรับการประมวลผล 7 นาโนเมตร
อย่างไรก็ตาม วิธีนี้มีค่าใช้จ่ายสูงเกินไป ระยะเวลาในการเปิดรับแสงเป็น 4 เท่าของการสัมผัสแต่ล่ะครั้ง จำเป็นต้องเตรียมมาสก์เพิ่ม และการเปิดรับแสงแต่ละครั้งต้องใช้กระบวนการสนับสนุนที่มากขึ้น (เช่น การเคลือบด้วยแสง การอบแบบอ่อน การอบ การจัดตำแหน่ง การพัฒนา การอบแห้ง การอบแข็ง การตรวจจับรูปแบบ บราๆๆ ฯลฯ) กระบวนการผลิตที่จำเป็นทั้งหมดได้เพิ่มขึ้นจากหลักร้อยเป็นหลักพัน ทำให้เวลาและต้นทุนวัสดุในการผลิตเพิ่มขึ้นเป็นอย่างมาก
นอกจากนี้ การเพิ่มเวลาเปิดรับแสงจะเพิ่มความร้อนให้กับเลนส์โดยตรง และการเพิ่มขึ้นของอุณหภูมิจะทำให้เส้นทางออปติคอลของเลนส์เปลี่ยน ทำให้ความแม่นยำของการซ้อนทับควบคุมได้ยากขึ้น และฟิล์มที่เข้ากันและกระบวนการแกะสลักก็จะ ใหญ่(กว้างขึ้น)เช่นกัน สรุปได้ว่า....ยากกกส์ เอาการ
นอกจากนี้ การคำนวณข้างต้นไม่ได้พิจารณาถึงผลกระทบของรูรับแสงที่เป็นตัวเลข (numerical aperture, NA) ที่มีต่อความแม่นยำของการพิมพ์หินด้วยแสง (แต่ บทความนี้ไม่เกี่ยวข้องกับความเข้าใจเกี่ยวกับการถ่ายภาพซ้อน ดังนั้นบทความนี้จึงไม่ได้อธิบายอย่างละเอียดเกี่ยวกับความแม่นยำของการซ้อนภาพและรูรับแสงที่เป็นตัวเลขนะครับ ไม่งั้นยาววว)
ในการเพิ่มค่ารูรับแสงเป็นตัวเลข เลนส์จำเป็นต้องขยายใหญ่ขึ้นด้วย
จากเทคโนโลยีการยิง(สัมผัส)หลายครั้ง TSMC เริ่มใช้ DUV เพื่อผลิตชิป 7 นาโนเมตร (N7) ในเดือนมิถุนายน 2559 และในปี 2561 Samsung เริ่มใช้ DUV เพื่อผลิตชิป 7 นาโนเมตร (7LPP)
ณ จุดนี้ การใช้ DUV เพื่อใช้กระบวนการ 7 นาโนเมตรได้กลายเป็นความจริงแล้ว
แม้ว่าจะสามารถใช้การสัมผัสหลายครั้งเพื่อผลิตชิป 7 นาโนเมตรโดยใช้ DUV กับแหล่งกำเนิดแสง 193 นาโนเมตร แต่ต้นทุนเวลา วัสดุ และค่าแรงจะต้องเพิ่มขึ้นอย่างมาก และผลผลิตก็จะได้รับผลกระทบด้วยเนื่องจากขั้นตอนกระบวนการเพิ่มขึ้น
สำหรับการเปรียบเทียบ ความยาวคลื่นของ EUV ยังอยู่ที่ 13.5 นาโนเมตรเท่านั้น และชิป 7 นาโนเมตรสามารถสร้างได้ด้วยการเปิดรับแสงได้เพียงครั้งเดียว
อย่างไรก็ตามกระบวนการ EUV ได้ดึงดูดความต้องการของโรงงานเวเฟอร์ต่างๆ และจะไม่ถูกนำมาใช้อย่างเป็นทางการในกระบวนการ 5 นาโนเมตรจนกว่าจะถึงปี 2563
โดยก่อนหน้านี้ GlobalFoundry ก็หมดความอดทนและประกาศว่าจะหยุดการพัฒนาเทคโนโลยี 7 นาโนเมตรเนื่องจากมีต้นทุนสูง
งั้น....สรุปแล้วการประมวลผลแบบ DUV จะสามารถทะลุผ่านในกระบวนการ 5 นาโนเมตรได้จริงๆหรือไม่?
อย่างไรก็ตาม นั่นไม่ใช่เรื่องราวทั้งหมด
นอกเหนือจากเทคโนโลยีการถ่ายภาพซ้อนแล้ว การประมวลผล DUV ของกระบวนการ 7 นาโนเมตรยังต้องได้รับความร่วมมือจากเทคโนโลยีมากมาย รวมถึง Phase Shift Template (PSM), การส่องสว่างนอกแกน, การแก้ไขความใกล้ชิดของแสง (OPC), รูรับแสงที่ปรับให้เหมาะสม และรูปแบบการพิมพ์หินด้วยแสง (SMO) บราๆๆๆ ฯลฯ
ซึ่งเทคโนโลยีหลายอย่างได้ก่อให้เกิดสาขาวิชาย่อยๆใหม่ เช่น การพิมพ์หินเชิงคอมพิวเตอร์ ทำให้ข้อมูลขนาดใหญ่ที่ต้องใช้ทำให้ชิป GPU ของ Nvidia เป็นเครื่องมือหลัก ที่จำเป็นสำหรับการคำนวณ
รวมถึง การเปิดตัวไลบรารีการเร่งความเร็วของซอฟต์แวร์ cuLitho ซึ่งอ้างว่ามันจะเพิ่มความเร็วในการคำนวณการพิมพ์หินได้ถึง 40 เท่า
ส่วนเหตุผลที่ต้องคำนวณการพิมพ์หินเพิ่มเติมน่ะหรือครับ
เหตุเพราะเนื่องจาก เมื่อเส้นบนหน้ากากมีขนาดเล็กมาก การยิงแสงอัลตราไวโอเลตจะทำให้เกิดการเบี่ยงเบนเมื่อผ่านหน้ากาก ทำให้เกิดการบิดเบือนของรูปแบบการพิมพ์หิน
ด้วยเหตุนี้ นักวิจัยจึงได้คิดค้นวิธีการคำนวณความบิดเบี้ยวที่เป็นไปได้บนหน้ากากไว้ล่วงหน้า นั่นเอง
ซึ่งเรียกว่าการคำนวณการพิมพ์หินแบบย้อนกลับ เพื่อออกแบบรูปร่างที่เหมาะสมที่สุดของหน้ากากแบบย้อนกลับ ซึ่งจำเป็นสำหรับการพิมพ์หินและชดเชยความบิดเบี้ยวเหล่านี้ล่วงหน้า และต้องใช้การคำนวณจำนวนมาก
เหมือนการทำนายดวงเมืองของโหรแต่ก่อน ซึ่งคอมพิวเตอร์ธรรมดาๆไม่สามารถทำให้ได้ ดังนั้นนักวิจัยจึงต้องใช้ซูเปอร์คอมพิวเตอร์และคลาวด์คอมพิวติ้ง
ในเวลาเดียวกัน นักวิจัยกำลังใช้อัลกอริธึมการเรียนรู้ของเครื่องปัญญาประดิษฐ์(AI) เข้ากับการพิมพ์หินด้วยคอมพิวเตอร์
โครงข่ายประสาทเทียมแบบหมุนวนรุ่นใหม่ ถูกนำมาใช้ในแบบจำลองกระบวนการถ่ายภาพหิน การเพิ่มประสิทธิภาพมาสก์ การประมวลผลข้อมูล SEM และข้อมูลการฝึกอบรมต้องใช้ชิปเซ็ต GPU ขนาดใหญ่ ฯลฯ
นอกเหนือจากการเพิ่มประสิทธิภาพระดับอุปกรณ์แล้ว นักวิจัยยังได้บูรณาการปัจจัยที่ต้องพิจารณาในการออกแบบวงจรเข้ากับการผลิตอุปกรณ์โดยพิจารณาถึงผลกระทบต่อการผลิตและการพิมพ์หินด้วยแสงในระหว่างขั้นตอนการออกแบบวงจร ซึ่งเรียกว่า DTCO (Design and Process Technology Collaborative Optimization) ซึ่งจะทำให้ผู้ผลิต EDA ต้องอัพเกรดอัลกอริธึมและซอฟต์แวร์
อาจกล่าวได้ว่าได้ทำทุกอย่างเท่าที่เป็นไปได้ เพื่อให้ DUV สามารถผลิตชิปกระบวนการขนาด 7 นาโนเมตร อุตสาหกรรม ในขั้นตอนถัดไป หากยังคงใช้ DUV ในการผลิตชิปกระบวนการ 5 นาโนเมตร การเปิดรับแสง 4 ครั้งอาจจะไม่เพียงพอ จะต้องใช้การเปิดรับแสง 6-8 ครั้ง และใช้มาสก์ที่มากขึ้น
เมื่อเวลาการพิมพ์หินด้วยภาพถ่ายนานขึ้น และต้นทุนวัสดุที่สูงขึ้น สิ่งนี้จะกลายเป็นเรื่องที่รับไม่ได้ ดังนั้น เมื่อชิป 5 นาโนเมตรออกมา เครื่องพิมพ์หิน EUV ก็พร้อมใช้งาน ซึ่งช่วยให้อุตสาหกรรมไม่ต้องยุ่งยากกับการยิง(สัมผัส)หลายครั้ง
ดังนั้นกระบวนการ 7 นาโนเมตรจะกลายเป็นกระบวนการรุ่นสุดท้ายที่ใช้ในอุตสาหกรรมในปัจจุบันเพื่อใช้การผลิต DUV
พูดง่ายๆ ก็คือมันเป็นพื้นฐานของ 14 นาโนเมตร โดยใช้การสัมผัสหลายครั้งเพื่อให้ได้เอฟเฟ็กต์ที่ 7 นาโนเมตร
ปัญหาคือทุกการสัมผัสจะลด คุณภาพลงอย่างมาก คาดว่า การควบคุมคุณภาพของโทรศัพท์มือถือรุ่นนี้จะต่ำกว่าเมื่อก่อนมากๆ ผู้ที่ซื้อโทรศัพท์เครื่องนี้ควรอธิษฐานขอให้ไม่พบผลิตภัณฑ์ที่มีข้อบกพร่อง ฮาาาาาา
และอย่าคิดว่า 7nm เป็นเพียงสามคำ
มันไม่ใช่เรื่องยากขนาดนั้น หากคุณต้องการแกะสลักสิ่งของขนาด 7 นาโนเมตร คุณต้องใช้เลเซอร์ที่มีขนาดต่ำกว่า 2 นาโนเมตร คุณสามารถซื้อเลนส์ได้แต่ไม่สามารถได้รับความแม่นยำในการเคลื่อนที่ระดับไมโครได้
กล่าวคือ หากคุณใช้เลเซอร์ 2 นาโนเมตรเพื่อแกะสลักวัตถุขนาด 7 นาโนเมตร มันสามารถเคลื่อนที่ได้ในระยะ 3 นาโนเมตรเท่านั้น และความเร็วก็เร็วมากด้วย
และความแม่นยำภายในประเทศ(จีน)ก็ยังไม่ดีนักในระดับนี้ เพราะขนาดอะตอมของซิลิคอนมีขนาดแค่ 0.22 นาโนเมตรนั่นเอง.....
- 5
โฆษณา
- ดาวน์โหลดแอปพลิเคชัน
- © 2026 Blockdit
